


【MOS デバイスの用途】

MOS(Metal Oxide Semiconductor) あるいは一般的に MIS(Metal Insulator Semiconductor)構造は、現在最も大量に使われている半導体デバイス構造である。特徴は、低消費電力にある。しかも、最高速に動作することができる。携帯端末などの電池で長時間駆動したい機器には、MOS デバイスが使われる。また、コンピューターや携帯電話や端末で使われる半導体メモリは、MOS 構造である。半導体メモリは大きく分けて、二種類ある。ひとつは、電源が切れるとメモリの内容は失われるが、大容量のメモリが安価に作ることができるダイナミックメモリ (DRAM)。半導体メモリの動作は、概略次のようである。MOS 型トランジスタは、ソースと呼ばれる電子が供給される領域から、ドレインと呼ばれる電子が流れ込む領域へ電子が流れる状態を、その電流通路上にある MOS キャパシタ (ゲート) の電荷状態に変化させる。半導体メモリは、その電流の流れ方を MOS キャパシタの情報をゼロと1に対応させ、メモリ情報とする。他の種類の半導体メモリは、電源を切ってもメモリの内容が保持される SRAM スタティックメモリ、この中にはフラッシュメモリがある。フラッシュメモリは、MOS キャパシタの中に電荷を蓄積する絶縁層で覆われた電極が挿入されており、その中の電極に薄い酸化膜を通じてトンネル電流で電荷を蓄積し、電源を切ってもメモリ情報が保持されるようにした構造である。持ち歩く電子機器、携帯電話や携帯端末など、電池で駆動し、外に持ち歩く電子機器が使われるようになり、用途が大きく広がっている。CCD(charge coupled device)カメラもそれぞれの画素はMOS 構造を持っている。光が半導体に照射されると、電子とホールが生じる (電子-ホール対)。そのうち、電子を MOS キャパシタの元に貯め、それを一個づつ電位を変化させて転送することで、画像データを読み出す構造にしたものが、CCD デバイスである。このように MOS デバイスは、広範囲に使われている。MOS 型トランジスタのゲートに使われる MOS ダイオードについて説明する。

【MOS のバンド図】 はじめに、pn 接合やショットキ接合と同じように、バンドダイヤグラムを描く。熱平衡状態 (暗所でゼロバイアス電圧) では、フェルミ準位は接合の両側で一致する。フェルミ準位は、電子の化学ポテンシャルであるから、フェルミ準位が一致するまで、キャリアが移動し一定のキャリア分布に落ち着く。しかし、MIS 構造では、pn 接合等と異なり金属と半導体の間に絶縁膜があるため、電子やホールが絶縁膜を通じて流ることができない。フェルミ準位を一致させるためには、金属と半導体を配線して、キャリアを移動する。金属と半導体自体のバンドダイヤグラムは、これまで何度も描いてきた。金属はいわば禁制帯がゼロである半導体と同様のバンドダイヤグラム。半導体はある値の禁制帯幅を持つ。金属と半導体の間に挟む絶縁体、一般的に言えばセラミックスは、非常に広い禁制帯幅を持つ半導体といってもよい。シリコンの MOS 構造でバンドダイヤグラムを考える。典型的には Al がゲート電極に使われ、絶縁膜としては SiO₂ が使われる。シリコンは、p 型シリコン




理想的な場合 (金属と半導体の仕事関数が等しい) のMIS構造バンド図

が使われる。なぜ p 型かは、後ほど説明するが、ゲート電極にプラスの電圧を加えて、半導体表面

に反対極性の電子を誘起させて高速に動作させるためである。理想的な場合の説明をする。理想的とは、金属と半導体の仕事関数は等しく、絶縁膜中に不純物イオンなど他の電荷が無く、絶縁膜と半導体の界面にも電荷が無い・・・場合である。

【MOS ダイオードの静電容量】 次にバイアス電圧を印加する。ゲート電圧（金属側にかける電圧）



バイアス電圧を印可した MOSダイオードのバンド図

が負であるときは、金属側の電子のエネルギーが高い状態になる。そのとき、金属電極に印加した負の電圧によって、絶縁体を介して、反対側の半導体表面に、反対電荷の正電荷が誘起される。これは p 型シリコン中のホール、つまり多数キャリアがシリコン表面に誘起される（蓄積状態）。このとき、MOS ダイオードの静電容量（キャパシタンス）は、絶縁体のキャパシタンス C_{ox} になる。ゲート電圧に小さな正の電圧を印加すると、金属側の電子のエネルギーは下がり、半導体側に空乏層が伸びる。そのときの MOS ダイオードの静電容量は、絶縁膜と半導体の空乏層容量の直列接続になるから、 $C = \frac{C_{ox} C_{semi}}{C_{ox} + C_{semi}}$ となる。


さらにゲート電極に高い正の電圧を印加すると、p 型シリコンのバンドが下がるから、半導体表面では伝導帯の底がフェルミ準位より下にくる。フェルミ準位は電子の存在確率が 50% のエネルギーを与えるから、フェルミ準位より低いエネルギーになる半導体表面の伝導帯には電子が誘起されて、半導体表面には電子が多数存在する状態になる。

電子は p 型シリコン中では少数キャリアなので、これを反転状態と言う。p 型シリコンを MOS で使う理由は、この反転状態で界面に、ホールよりも移動度が高い電子を誘起して、高速に動作させるためである。最大どれ程の反転キャリアを誘起できるかは、

$$Q = CV \text{ から、 } Q_m = \frac{\epsilon_s \epsilon_0 S}{t} \times V_m \text{ で決まる。 } V_m \text{ は絶縁膜に印加することが出来る最大電圧（絶縁破壊電圧）。}$$

しかし、この反転状態でシリコンの表面に電子を誘起するには、ある一定の時間がかかる。電子は電位が下げられた表面で、熱的に励起されて生じるので、ある一定の時間が必要である。最も一般的には、半導体中に存在する、禁制帯中の欠陥準位を介して、生成される。そのため、高い周波数で静電容量を測定すると、電子が発生する時間が無く、シリコン表面が空乏化したままの状態になる。従って、高周波で測定すると、バイアス電圧とともに、空乏層が広がり静電容量が減少する特性になる。

一方、低周波で静電容量を測定すると、反転層を作るための電子が発生する時間があるので、シリコン表面に電子が誘起されて、静電容量は増加する。その結果、図のような CV 特性が得られる。これが、理想的な場合の MOS ダイオードの CV 特性である。高周波容量とは、大体 1MHz 以上の周波数で測定する。低周波容量とは、シリコンのように欠陥が少なく、絶縁膜と半導体界面の欠陥も少ないものでは、反転状態でキャリアを生成する時間が長いから、大体数 Hz から 10Hz 程度の周波数である。欠陥が多く含まれる半導体では、これより高い周波数でも反転容量が観察される。



MOSダイオードの静電容量・バイアス電圧特性 (CV)

しかし、種々の理由で MOS ダイオードの CV 特性は理想的な状況からずれる。第一に、ゲート金属と半導体の仕事関数には違いがある。この仕事関数による違いは、CV 特性で、電圧軸が平行移動する現象に現れる。Al の仕事関数は約 4.1eV 程度。SiO₂ は禁制帯幅が約 8eV の大きな値を持つので室温ではほとんどキャリアは存在せず絶縁体になる。P 型シリコンの仕事関数は約 4.9eV。従って、仕事関数差で、0.8V 移動する。そのため、金属中の電子のエネルギーは、p 型シリコン中の電子のエネルギーより高い状態になる。この金属・絶縁体・半導体を接触させる。

pn 接合と異なる条件は、絶縁体が間に存在するので、金属から半導体へは電子が流ることができない事である。ではどうやってフェルミ準位が一致するのか？ MOS 構造でゲート電極、この場合 SiO₂ 上の Al、のゲート電位がゼロとは、つまり熱平衡状態は、ゲート電極と p 型シリコンを短絡することで実現される。つまり、金属から絶縁体を通じて半導体側へは電子の移動ができないが、金属と半導体を短絡した配線を通じて電子が移動し、フェルミ準位を一致させる。p 型半導体は接地されており、ゲート電極と p-型シリコンが同電位となる。この状態のバンドダイヤグラムを描く。このゲート電極の電子は、配線を通じて p 型半導体へ流れ込み、SiO₂ 界面に到達して、ホールと再結合して消滅する。その結果、シリコン表面には負電荷が生じる。この負電荷は、イオン化したアクセプターイオンである。SiO₂ 絶縁膜を隔てて、正負の電荷が存在することになる。このようにして、金属と p 型シリコンのフェルミ準位が一致して、シリコン表面のバンドは、負の電荷によってエネルギーが低いほうに引き下げられる。これは、金属と半導体の仕事関数差に相当する正の電圧をゲート電極にあらかじめ印加するのと同様の効果がある。つまり、電圧を印加していなくても、若干反転状態側にゲートに電圧がかかっているのと同じになる。フラットバンド状態にするためには、若干負の電圧を印加する必要があるわけであるから、CV 特性では横軸がずれることになる。理想的な状態からずれる原因の第二は、絶縁膜中の不純物による電荷や、絶縁膜と半導体界面の電荷である。よく見られる現象は、アルカリ金属による正電荷が、絶縁膜と半導体界面に汚染によって存在する現象である。これが MOS ダイオードや MOS トランジスタの動作が、初期には不安定である理由であった。界面に正の電荷があると、電荷によって界面付近の電子のエネルギーが引き下げられ、あたかもゲート電圧が印加されているような状態になる。

この MOS キャパシタをゲート構造として用いるトランジスタについては、次回説明致します。

【例題 1】

静電容量 C=10pF を持つ正方形の MOS キャパシタを作る。SiO₂ の厚さが 100nm(=100x10⁻⁹m)の時、正方形の一辺の長さ L を求めなさい。静電容量 C は $C = \frac{\epsilon_s \epsilon_0}{t_{ox}} S (=L^2)$ 但し SiO₂ の比誘電率 $\epsilon_s = 3.9$ とします。真空の誘電率は $\epsilon_0 = 8.85 \times 10^{-12} [F/m]$ です。

解答例

静電容量 C は $C = C \times S = \frac{\epsilon_s \epsilon_0}{t_{ox}} S (= L^2)$ 従って、正方形 L は次のようになります。

$$L = \sqrt{\frac{C \times t_{ox}}{\epsilon_s \epsilon_0}} = \sqrt{\frac{10 \times 10^{-12} [F] \times 100 \times 10^{-9} [m]}{3.9 \times 8.85 \times 10^{-12} [F/m]}} = 170 \times 10^{-6} [m] = 170 \times 10^{-4} [cm] = 170 \mu m$$

【例題 2】

MIS あるいは MOS 構造で、反転層内に誘導される伝導電荷密度は、最大値を持ちます。伝導電荷密度が高ければ高いほど良い MIS あるいは MOS ダイオードと言えます。その伝導電荷密度の値は絶縁膜の絶縁破壊電圧（電界強度）によってほぼ決まります。プロセス条件によって多少の違いはありますが、SiO₂、Si₃N₄、Al₂O₃ の比誘電率と絶縁破壊電圧（電界強度）は表に示す通りです。これらの三種類の絶縁膜の単位面積あたりの最大誘起電荷量（電子濃度）を求めなさい。但し、真空の誘電率は $\epsilon_0 = 8.85 \times 10^{-12} [F/m]$ です。

絶縁膜の種類	SiO ₂	Si ₃ N ₄	Al ₂ O ₃
比誘電率	3.9	7.4	8.1
絶縁破壊電圧 (電界) [V/cm]	2x10 ⁶	10 ⁷	6x10 ⁶

最大誘導電荷を Q_m、絶縁体の比誘電率を ϵ_s 、絶縁体の膜厚を t、反転層の面積を S、絶縁破壊電圧（電界強度）を V_m としますと、 $Q_m = \frac{\epsilon_s \epsilon_0 S}{t} \times V_m$ で与えられる。

解答例

最大誘導電荷を Q_m、絶縁体の比誘電率を ϵ_s 、絶縁体の膜厚を t、反転層の面積を S、絶縁破壊電圧（電界強度）を V_m としますと、 $Q_m = \frac{\epsilon_s \epsilon_0 S}{t} \times V_m$ となります。

単位面積あたりの最大誘導電荷は

$N_m = \frac{\epsilon_s \epsilon_0}{q} E_m$ です。そして $E_m = \frac{V_m}{t}$ です。ここで、 $E_m = \frac{Q_m}{qS}$ です。q は電子の素電荷で

$q = 1.602 \times 10^{-19} [C]$ です。これらの値を用いて

最大誘導電荷密度は、以下のように求めることができます。

表 単位面積あたりの最大誘導電荷密度（電子濃度）

絶縁膜の種類	SiO ₂	Si ₃ N ₄	Al ₂ O ₃
N _m (cm ⁻²)	4.3x10 ¹²	4.1x10 ¹³	2.7x10 ¹³